本書論述集成電路與嵌入式數字係統的測試技術，提齣許多重要且關鍵的解決方案。針對目前在測試中遇到的實際問題，從技術和産品的投資成本上論述嵌入內核和SoC的測試問題。
本書適閤作為高等院校相關專業本科生、研究生的教材或參考書，也可供相關專業技術人員參考。
本書包括五章，按目錄的順序排列是：測試基礎、自動測試圖形生成(ATPG)、掃描、存儲器測試和內核。每章概要如下：第1章包括有關測試的術語、定義和基本信息，介紹瞭什麼是測試和可測性設計，怎麼做測試，為什麼做測試，需要測試的對象是什麼，怎麼度量與實施測試，使用什麼設備測試，工程和成本權衡的內因是什麼。這是非常基礎的一章，可以讓初學者或初級測試與可測性設計專業人員快速瞭解測試的需求、作用和語言。第2章介紹繁重的嚮量生成任務的自動化過程，以及如何利用自動測試圖形生成(ATPG)方法減小量産時間。該章描述瞭AC(動態)和DC(靜態)故障模型嚮量生成分析與技術，包括瞭在硬件設計中必須遵守某些規則的原因，如何降低嚮量集閤的大小，嚮量集閤生成的時間等內容。本章同時也討論瞭ATPG過程中的度量和權衡，介紹瞭不同ATPG工具的評估和基準程序比較，幫助讀者在應用中選擇適用的方法和工具。第3章講述掃描測試方法，開始先介紹瞭掃描設計和操作的基本知識，討論瞭采用一個掃描設計時需要考慮的設計要點與權衡。同時也包括瞭在設計中的掃描安裝技術，以及一些普遍問題的解決方法，例如可靠移位、無競爭嚮量、移位定時、時鍾偏差。最後，介紹瞭一些減少測試時間的技術，如按照額定功能頻率對掃描結構進行移位(全速掃描)，以及從設計的定時分析中抽取關鍵路徑信息，然後在掃描鏈中使用額定頻率采樣(AC掃描)，從而通過掃描來達到AC測試目標。第4章講述存儲器測試、掃描測試結構中的存儲器應對方法和存儲器內建自測試(MBIST)。該章從存儲器測試基礎講起，擴展到與掃描共存的測試結構，最後描述內建自測試結構與集成。內建自測試的存儲器內核交付要包含很多信息，包括如何處理大量存儲器內核集成，如何減少路由的問題，功耗問題，特徵提取，數據調試，數據保存問題。第5章介紹使用可測試與可訪問的嵌入式內核進行可測性設計。該章先介紹瞭被稱作“嵌入式IP(智能模塊)”，嵌入式內核或基於內核的設計風格的基本術語、定義、內容、權衡。基於嵌入式內核的設計流程包括兩個方麵，設計可測試可重用的內核，使用嵌入式可重用內核設計芯片。學習該章需要深入理解第1、3、4章的內容。
具體描述
讀後感
評分
評分
評分
評分
用戶評價
ATPG BIST SCAN TEST 這樣的書沒人讀，沒天理
评分ATPG BIST SCAN TEST 這樣的書沒人讀，沒天理
评分ATPG BIST SCAN TEST 這樣的書沒人讀，沒天理
评分ATPG BIST SCAN TEST 這樣的書沒人讀，沒天理
评分ATPG BIST SCAN TEST 這樣的書沒人讀，沒天理
相關圖書
本站所有內容均為互聯網搜索引擎提供的公開搜索信息，本站不存儲任何數據與內容，任何內容與數據均與本站無關，如有需要請聯繫相關搜索引擎包括但不限於百度，google,bing,sogou 等
© 2025 book.quotespace.org All Rights Reserved. 小美書屋 版权所有