第1章 概述
1．1結構化計算機組成
1．1．1語言、層次和虛擬機
1．1．2現代多層次計算機
1．1．3多層次計算機的演化
1．2計算機體係結構的裏程碑
1．2．1第零代——機械計算機(1642—1945)
1．2．2第一代——電子管計算機(1945—1955)
1．2．3第二代——晶體管計算機(1955—1965)
1．2．4第三代——集成電路計算機(1965一1980)
1．2．5第四代——超大規模集成電路計算機(1980一?)
1．2．6第五代——無所不在的計算機
1．3計算機傢族
1．3．1技術和經濟的推動
1．3．2計算機譜係
1．3．3一次性計算機
1．3．4微控製器
1．3．5遊戲機
1．3．6個人計算機
1．3．7服務器
1．3．8 T作站群集
1．3．9大型機
1．4係列計算機舉例
1．4．1 Pentium 4簡介
1．4．2 UltraSPARC III簡介
1．4．3 8051簡介
1．5公製計量單位
1．6本書概覽
習題
第2章 計算機係統組成
2．1 處理器
2．1．1 CPU的組成
2．1．2指令執行
2．1．3 RISC和CISC
2．1．4現代計算機設計原則
2．1．5指令級並行
2．1．6處理器級並行
2．2主存儲器
2．2．1存儲位
2．2．2內存編址
2．2．3字節順序
2．2．4糾錯碼
2．2．5高速緩存
2．2．6內存封裝及其類型
2．3輔助存儲器
2．3．1層次存儲結構
2．3．2磁盤
2．3．3軟盤
2．3．4 IDE盤
2．3．5 SCSI盤
2．3．6 RAID盤
2．3．7隻讀光盤
2．3．8可刻光盤
2．3．9可擦寫光盤
2．3．10 DVD
2．3．11 Blu—Ray
2．4輸入／輸齣設備
2．4．1 總綫
2．4．2終端
2．4．3 鼠標
2．4．4打印機
2．4．5通信設備
2．4．6數碼相機
2．4．7字符編碼
2．5小結
習題
第3章 數字邏輯層-
3．1 門和布爾代數
3．1．1 門
3．1．2布爾代數
3．1．3布爾函數的實現
3．1．4等價電路
3．2基本數字邏輯電路
3．2．1集成電路
3．2．2組閤邏輯電路
3．2．3算術電路
3．2．4時鍾
3．3 內存
3．3．1鎖存器
3．3．2觸發器
3．3．3寄存器
3．3．4內存組成
3．3．5內存芯片
3．3．6 RAM和ROM
3．4 CPU芯片和總綫
3．4．1 CPU芯片
3．4．2計算機總綫
3．4．3總綫寬度
3．4．4總綫時鍾
3．4．5總綫仲裁
3．4．6總綫操作
3．5 CPU芯片舉例
3．5．1 Pentium 4
3．5．2 UltraSPARC III
3．5．3 805l芯片
3．6總綫舉例
3．6．1 ISA總綫
3．6．2 PCI總綫
3．6．3 PCI Express
3．6．4通用串行總綫
3．7接口電路
3．7．1輸入／輸齣芯片
3．7．2地址譯碼
3．8小結
習題
第4章 微體係結構層
4．1微體係結構舉例
4．1．1數據通路
4．1．2微指令
4．1．3微指令控製：Mic-1
4．2指令係統舉例：DVM
4．2．1棧
4．2．2 UVM內存模型
4．2．3 UVM指令集
4．2．4將Java編譯為UVM
4．3實現舉例
4．3．1微指令和符號
4．3．2用Mic-1實現UVM
4．4微體係結構層設計
4．4．1速度與價格
4．4．2縮短指令執行路徑長度
4．4．3帶預取的設計：Mic-2
4．4．4流水綫設計：Mic-3
4．4．5七段流水綫設計：Mic-4
4．5提高性能
4．5．1 高速緩存
4．5．2分支預測
4．5．3亂序執行和寄存器重命名
4．5．4推測執行
4．6微體係結構層舉例
4．6．1 Pentium 4 CPU的微體係結構
4．6．2 UltraSPARC III Cu CPU的微體係結構
4．6．3 8051 CPt7的微體係結構
4．7 Pentium、UltraSPARC和8051三種CPU的比較
4．8小結
習題
第5章指令係統層
5．1指令係統層概述
5．1．1指令係統層的性質
5．1．2存儲模式
5．1．3寄存器
5．1．4指令
5．1．5 Pentium 4指令係統層概述
5．1．6 UltraSPARC III指令
係統層概述
5．1．7 8051指令係統層概述
5．2數據類型
5．2．1 數值數據類型
5．2．2 非數值數據類型
5．2．3 Pentium 4的數據類型
5．2．4 UltraSPARC III的數據類型
5．2．5 8051的數據類型
5．3指令格式
5．3．1 指令格式設計準則
5．3．2 擴展操作碼
5．3．3 Pentium 4指令格式
5．3．4 UltraSPARC III指令格式
5．3．5 8051指令格式
5．4尋址
5．4．1 尋址方式
5．4．2立即尋址
5．4．3直接尋址
5．4．4寄存器尋址
5．4．5寄存器間接尋址
5．4．6變址尋址
5．4．7基址變址尋址
5．4．8棧尋址
5．4．9轉移指令的尋址方式
5．4．10操作碼和尋址方式的關係
5．4．11 Pentium 4的尋址方式
5．4．12 UltraSPARC III的尋址方式
5．4．13 8051的尋址方式
5．4．14尋址方式時論
5．5指令類型
5．5．1數據移動指令
5．5．2雙操作數指令
5．5．3單操作數指令
5．5．4比較和條件轉移指令
5．5．5過程調用指令
5．5．6循環控製指令
5．5．7輸入／輸齣指令
5．5．8 Pentium 4指令係統
5．5．9 UltraSPARC III指令係統
5．5．10 805l指令係統
5．5．11指令集比較
5．6控製流
5．6．1順序控製流和轉移
5．6．2過程
5．6．3協同過程
5．6．4 陷阱
5．6．5 中斷
5．7詳細舉例：漢諾塔
5．7．1 Pentium 4匯編語言實現的漢諾塔
5．7．2 UltraSPARC III匯編語言實現的漢諾塔
5．8 IA-64體係結構和Ctanium 2
5．8．1 Pentium 4的問題
5．8．2 IA-64模型：顯式並行指令計算
5．8．3減少內存訪問
5．8．4指令調度
5．8．5減少條件轉移：判定
5．8．6推測加載
5．9小結
習題
第6章操作係統層
6．1 虛擬內存
6．1．1 內存分頁
6．1．2內存分頁的實現
6．1．3請求調頁和工作集模型
6．1．4頁置換策略
6．1．5頁大小和碎片
6．1．6分段
6．1．7分段的實現
6．1．8 Pentium4中的虛擬內存
6．1．9 UltraSPARCⅢ的虛擬內存
6．1．10虛擬內存和高速緩存
6．2虛擬輸，A／輸齣指令
6．2．1文件
6．2．2虛擬輸入／輸齣指令的實現
6．2．3目錄管理指令
6．3用於並行處理的虛擬指令
6．3．1進程創建
6．3．2競爭條件
6．3．3使用信號量的進程同步
6．4操作係統實例
6．4．1簡介
6．4．2虛擬內存實例
6．4．3虛擬輸入／輸齣舉例
6．4．4進程管理實例
6．5小結
習題
第7章 匯編語言層
7．1匯編語言簡介
7．1．1什麼是匯編語言
7．1．2為什麼使用匯編語言
7．1．3匯編語言語句的格式
7．1．4僞指令
7．2宏
7．2．1宏定義、調用和擴展
7．2．2帶參數的宏
7．2．3高級特性
7．2．4匯編器中宏處理的實現
7．3匯編過程
7．3．1兩趟匯編的匯編器
7．3．2第一趟掃描
7．3．3第二趟掃描
7．3．4符號錶
7．4鏈接和加載
7．4．1鏈接器的功能
7．4．2目標模塊的結構
7．4．3綁定時間和動態重定位
7．4．4動態鏈接
7．5小結
習題
第8章 並行計算機體係結構
8．1 片內並行
8．1．1指令級並行
8．1．2片內多綫程
8．1．3單片多處理器
8．2協處理器
8．2．1網絡處理器
8．2．2媒體處理器
8．2．3加密處理器
8．3共享內存的多處理器
8．3．1多處理器與多計算機
8．3．2內存語義
8．3．3UMA對稱多處理器體係結構
8．3．4 NUMA多處理器係統
8．3．5 COMA多處理器係統
8．4消息傳遞的多計算機
8．4．1互連網絡
8．4．2 MPP——大規模並行處理器
8．4．3集群計算
8．4．4多計算機的通信軟件
8．4．5調度
8．4．6應用層的共享內存
8．4．7性能
8．5網格計算
8．6小結
習題
第9章 推薦讀物和參考文獻
9．1 推薦讀物
9．1．1一般性和介紹性的讀物
9．1．2計算機係統組成
9．1．3數字邏輯層
9．1．4微體係結構層
9．1．5指令係統層
9．1．6操作係統層
9．1．7匯編語言層
9．1．8並行計算機體係結構
9．1．9二進製數和浮點數
9．1．10匯編語言程序設計
9．2參考文獻
附錄A 二進製數
附錄B 浮點數
附錄C 匯編語言程序設計
· · · · · · (收起)