微機係統硬件教程 pdf epub mobi txt 電子書 下載2025

想要找書就要到 小美書屋

立刻按 ctrl+D收藏本頁

你會得到大驚喜!!

內容提要

本書主要講解微型計算機係統的組成原理和接口技術。本教材以16位微處理器Intel8086/8088為背景，詳細論述16位微機係統的組成原理、接口技術和匯編語言程序設計的基本方法。

本書適用於高等院校計算機、電子工程等專業學生使用，並適用於作為有關科技人員的自學教材和培訓教材。

目 錄
第一章 微型計算機概論
1.1微處理器和微型計算機
1.2微處理器（μp）發展簡況
1.3微型計算機的分類概述
1.3.1按數據總綫位數劃分
1.3.2按組裝形式和係統規模劃分
1.4工程工作站
1.4.1什麼是工程工作站
1.4.2工程工作站的特點
1.5.32位超級微機係統
1.5.1超級小型機和超級微型機
1.5.2超級微機係統的特點
第二章 Intel8086/8088微處理器
2.1 8086/8088微處理器的內部結構
2.1.1執行部件（EU）和總綫接口部件（BIU）
2.1.2寄存器結構
2.1.38086/8088係統中的存貯器組織及地址的形成
2.2 8086/8088指令的尋址方式
2.2.1概述
2.2.2尋址方式
2.3 8086/8088指令係統簡介
2.3.1數據傳送指令
2.3.2算術指令
2.3.3位處理指令
2.3.4程序轉移指令
2.3.5字符串指令
2.4 8086/8088微處理器的引腳功能
2.4.1 8088的引腳功能說明
2.4.2 8086的引腳與8088的不同之處
2.4.3最大方式和最小方式組成框圖舉例
第三章 匯編語言與匯編程序的約定
3.1概述
3.1.1 匯編語言與匯編程序
3.1.2兩類匯編語句
3.2指令性語句
3.2.1標號（Lable）
3.2.2指令助記符
3.2.3操作數（Operand）
3.2.4各種尋址方式下操作數的錶達式
3.3指示性語句
3.3.1數據定義語句
3.3.2符號定義語句
3.3.3段定義語句
3.3.4過程定義語句
3.4宏指令語句
3.4.1問題的引齣
3.4.2IBM宏匯編中的主要宏操作僞指令
3.4.3宏指令與子程序的區彆
3.5條件僞指令
第四章 匯編語言程序設計方法
4.1概述
4.1.1程序設計的步驟
4.1.2程序的基本結構
4.2順序結構程序
4.3分支結構程序
4.3.1分支結構的二要素
4.3.2利用比較轉移指令
4.3.3利用跳轉錶實現分支
4.4循環結構
4.4.1概述
4.4.2循環程序舉例
4.5子程序
4.5.1概述
4.5.2子程序結構舉例
4.6編程綜閤舉例
第五章 存貯器接口
5.1存貯器的種類、功能及特性
5.1.1存貯器的分類
5.1.2存貯器的主要技術指標
5.1.3內存貯器中的數據組織
5.1.4存貯器的基本結構
5.2半導體存貯器
5.2.1半導體存貯器的分類
5.2.2隨機存取存貯器RAM
5.2.3隻讀存貯器ROM
5.3內存貯器芯片與CPU的連接
5.3.1存貯器的地址選擇
5.3.2動態RAM與CPU的連接
5.3.3存貯器芯片同CPU連接時必需注意的問題
5.4 8086係統的存貯器組織
5.4.1 8086/8088的存貯器訪問操作
5.4.2 存貯器組織
第六章 輸入/輸齣
6.1概述
6.1.1外設接口的功能
61.2外設接口的一般結構
6.1.3 I/O端口的編址方式
6.2微機係統中數據傳送的控製方式
6.2.1程序控製傳送方式
6.2.2 DMA（直接存貯器存取）傳送方式
6.2.3I/O處理機方式
6.3簡單的輸入/輸齣接口芯片
6.3.1緩衝器74LS244
6.3.2鎖存器74LS373
6.3.3數據收發器74LS245
6.4DMA控製器
6.4.1結構與功能
6.4.2引腳信號
6.4.3工作周期
6.4.4寄存器說明
第七章 微型計算機的中斷係統
71概述
7.1.1中斷的基本概念
7.1.2中斷處理過程
7.1.3中斷優先級
7.1.4中斷的嵌套
7.2 8259A可編程中斷控製器（PIC）
7.2.1功能與結構
7.2.2中斷的順序
7.2.3編程概述
7.38086/8088的中斷係統
7.3.1外部中斷
7.3.2內部中斷
7.3.3中斷指針錶
7.3.4中斷過程
第八章 可編程接口芯片
8.1概述
8.2可編程並行接口芯片8255A（PPI）
8.2.1結構和引腳功能
8.2.2方式選擇
8.2.3應用舉例
8.3可編程定時器/計數器8253―5（PIT）
8.3.1結構和功能
8.3.2工作方式
8.4串行接口芯片
8.4.1串行通信概述
8.4.2異步通信
8.4.3可編程通信接口8251A（USART）
第九章 微型計算機的總綫
9.1概述
9.1.1總綫
9.1.2三類總綫
9.1.3片總綫的作用
9.1.4總綫標準
9.2總綫仲裁
9.2.1總綫仲裁機構的基本形式
9.2.28289仲裁器及其應用
9.3 S―100總綫
9.3.1概述
9.3.2信號功能
9.3.3電氣規範
9.4 STD總綫
9.4.1概述
9.4.2信號分配
9.4.3信號說明
9.5 IEEE―488總綫
9.5.1概述
9.5.2接口信號功能簡介
96RS―232C串行接口標準
9.6.1概述
9.6.2接口功能
9.6.3RS422A、RS423A標準
9.6.420mA電流環
9.7 ISA總綫和EISA總綫
9.7.1ISA總綫（AT總綫）
9.7.2EISA總綫
第十章 一個典型的微機係統――IBMPC/XT機電路分析
10.1 IBMPC/XT機概貌
10.1.1 IBM個人計算機
10.1.2 IBMPC/XT的組成
10.2處理器子係統
10.2.1PC/XT機的控製核心
10.2.2等待狀態控製邏輯
10.3存貯器子係統
10.3.1PC/XT機的係統存貯器配置
10.3.2隻讀存貯器
10.3.3讀寫存貯器
10.4總綫結構
10.4.1係統闆的組成框圖
10.4.2三種總綫
10.4.3I/O通道
10.5中斷邏輯與DMA控製邏輯
10.5.1係統闆中I/O接口電路的片選譯碼電路
10.5.2中斷邏輯
10.5.3DNA控製邏輯
10.6係統闆上的I/O接口邏輯
10.6.1定時/計數電路
10.6.2並行接口電路
10.6.3鍵盤接口電路
10.6.4揚聲器接口
第十一章 Intel80286微處理器
11.1 80286微處理器的基本結構
11.1.1內部結構框圖
11.1.2寄存器結構
11.2 80286微處理器的引腳功能
11.3 80286微處理器的總綫操作
11.3.1總綫周期分類
11.3.2總綫狀態
11.3.3總綫時序
11.4.80286微處理器的實地址方式
11.5 80286微處理器的虛地址保護方式
11.5.1存貯器尋址
11.5.2特權係統下的段訪問
11.6中斷
11.6.1中斷原因
11.6.2中斷過程和IDT
11.6.3硬中斷
11.6.4軟中斷和內部中斷
11.7 80286的指令係統
第十二章 PC/AT機係統闆電路分析
12.1處理器模塊
12.1.1時鍾發生器
12.1.2總綫控製器
12.1.3地址鎖存器和數據接收/發送緩衝器電路
12.2存貯器模塊
12.2.1PC/AT機中的存貯器地址空間分配
12.2.2ROM子係統
12.2.3RAM子係統
12.3中斷邏輯和DMA邏輯
12.3.1係統闆上的I/O譯碼電路
12.3.2中斷控製邏輯
12.3.3DMA控製邏輯
12.4係統闆上的I/O電路
12.4.1係統定時器/計數器電路
12.4.2實時時鍾/CMOSRAM子係統
12.4.3鍵盤接口電路――鍵盤控製器
附錄一、8086指令係統錶
附錄二、PC/XT機係統闆電路圖
· · · · · · (收起)