基於FPGA的嵌入式係統設計 pdf epub mobi txt 電子書 下載2025

想要找書就要到 小美書屋

立刻按 ctrl+D收藏本頁

你會得到大驚喜!!

《基於FPGA的嵌入式係統設計》(作者任愛鋒、初秀琴、常存、孫肖子)共分為四篇。第一篇介紹Altera新型係列器件、EDA設計軟件Quartos Ⅱ以及EDA設計中常用的第三方工具軟件，本篇是學習後麵各篇的基礎。第二篇主要介紹基於FPGA的嵌入式軟件設計，包括Quartus II的SOPC Builder係統級設計和Nios II集成開發環境。第三篇介紹IP核設計應用，包括基於Simulink環境的係統級設計軟件DSP Builder、PCI編譯器和FFT兆核函數。第四篇介紹Quartus II軟件FPGA設計中的特殊技術，包括邏輯鎖定LogicLock技術和用於硬件調試的Signal Tap II嵌入式邏輯分析儀。

《基於FPGA的嵌入式係統設計》內容豐富，取材新穎。本書是為相關專業工程技術人員設計和使用嵌入式係統而編寫的，也可以作為高等院校電子類和通信類各專業本科生、研究生EDA課程的教材。

概述 第一篇 Altera新型係列器件及Quartus Ⅱ軟件第1章 Altera新型係列器件簡介 1.1 MAx Ⅱ器件 1.2 Cyclone器件 1.3 Cyclone Ⅱ器件 1.4 S1xatix器件 1.5 S1xatix Ⅱ器件 1.6 Stratlx Gx係列 思考題第2章 Quartus Ⅱ開發軟件 2.1 簡介 2.1.1 圖形用戶界麵設計流程 2.1.2 EDA工具設計流程 2.1.3 命令行設計流程 2.1.4 Quartus Ⅱ軟件的主要設計特性 2.2 Quartlls Ⅱ軟件安裝 2.2.1 PC機係統配置 2.2.2 Quartus Ⅱ軟件的安裝 2.2.3 Quartus Ⅱ軟件的授權 2.3 Quartus Ⅱ軟件的設計過程 2.4 設計輸入 2.4.1 創建工程 2.4.2 建立圖形設計文件 2.4.3 建立文本編輯文件 2.4.4 建立存儲器編輯文件 2.5 設計項目的編譯 2.5.1 設計綜閤 2.5.2 Quartus Ⅱ編譯器窗口 2.5.3 編譯器選項設置 2.5.4 引腳分配 2.5.5 啓動編譯器 2.5.6 查看適配結果 2.6 設計項目的仿真驗證 2.6.1 創建一個仿真波形文件 2.6.2 設計仿真 2.6.3 仿真結果分析 2.7 時序分析 2.7.1 時序分析基本參數 2.7.2 指定時序要求 2.7.3 完成時序分析 2.7.4 查看時序分析結果 2.8 器件編程 2.8.1 完成器件編程 2.8.2 編程硬件驅動安裝 思考題與練習第3章 Quartus Ⅱ軟件與第三方工具 3.1 ModelSim軟件的使用 3.1.1 ModelSim軟件的主要結構 3.1.2 ModelSim的簡要使用方法 3.1.3 在ModelSim SE中指定Altera的仿真庫 3.2 調用Synplify Pro綜閤工具設計流程 3.3 ModelSim、Synplify和Quartus Ⅱ結閤使用的流程 3.4 HDL調試工具Debussy入門 3.4.1 Debussy簡介 3.4.2 Debussy功能介紹 3.4.3 波形分析 3.4.4 原理圖分析 3.4.5 FSM分析 3.4.6 設計調試實例 3.4.7 FSDB文件的産生 思考題 第二篇 Quartus Ⅱ的Nios Ⅱ開發過程第4章 SOPC Builder開發工具 4.1 簡介 4.1.1 SOPC技術簡介 4.1.2 SOPC Buildel簡介 4.1.3 SOPC Buildel的功能特點 4.1.4 SOPC Buildel的優點 4.2 SOPC Builder設計流程 4.3 SOPC Builder用戶界麵 4.3.1 係統元件頁 4.3.2 係統設置頁 4.3.3 係統生成頁 4.3.4 生成係統 4.3.5 SOPC Buildel菜單命令 思考題第5章 NiOS Ⅱ嵌入式處理器設計 5.1 Nios Ⅱ嵌入式處理器簡介 5.1.1第一代Nios嵌入式處理器 5.1.2第二代Nios嵌入式處理器 5.1.3 可配置的軟核嵌入式處理器的優勢 5.2 Nios Ⅱ嵌入式處理器軟、硬件開發流程簡介 5.2.1 硬件開發流程 5.2.2 軟件設計流程 5.3 Nios Ⅱ嵌入式處理器係統的開發 5.3.1 開發工具及開發闆簡介 5.3.2 Nios Ⅱ集成開發環境(IDE)簡介 5.3.3 設計實例 5.4 Nios Ⅱ處理器外圍接口 5.5 HAL係統庫 5.5.1 簡介 5.5.2 使用HAL開發程序 5.6 應用示例——電子鍾 5.6.1 係統軟、硬件需求分析 5.6.2 係統軟件 思考題 第三篇 基於Quartus Ⅱ的IP核設計第6章 DSP Builder係統設計工具 6.1 DSP Builder安裝 6.1.1 軟件要求 6.1.2 DSP Buildel軟件的安裝 6.1.3 授權文件的安裝 6.2 嵌入式DSP設計流程 6.2.1 DSP設計流程 6.2.2 DSP Builder設計流程 6.3 DSP Builder設計過程 6.3.1 創建Simulink設計模型 6.3.2 Simulink設計模型仿真 6.3.3 完成RTL級仿真 6.3.4 Simulink模型設計的綜閤與編譯. 思考題第7章 PCI編譯器及PCI兆核函數. 7.1 PCI編譯器簡介 7.2 PCI編譯器的使用 7.2.1 係統要求 7.2.2 設計流程 7.2.3 獲得並安裝PCI編譯器 7.2.4 PCI兆核函數設計應用 7.2.5 設計仿真 7.2.6 設計編譯 7.2.7器件編程 7.2.8安裝授權文件第8章 FFT兆核函數 8.1 FFI兆核函數簡介 8.2 FFT兆核函數的應用 8.2.1 係統要求 8.2.2 下載並安裝EFT 8.2.3 FFT兆核函數設計應用 8.2.4 設計仿真 8.2.5 設計編譯 8.2.6 器件編程 8.2.7安裝授權文件 8.3 FFT兆核函數規範 8.3.1 功能描述 8.3.2 FFT處理器引擎結構 8.3.3 I／O數據流結構 8.4 Atlantic接口 8.4.1 Atlantic接口功能描述 8.4.2 信號說明 第四篇 設計進階第9章 LogicLock技術 9.1 LogicLock技術簡介 9.2 LogicLock設計應用 9.2.1 建立LogicLock區域 9.2.2 指定LogicLock區域的邏輯內容 9.2.3 編譯優化設計 9.2.4 導齣LogicLock約束 9.2.5 導入LogicLock約束 思考題第10章 SignalTap Ⅱ嵌入式邏輯分析儀的使用 10.1 在設計中嵌入SignalTap Ⅱ邏輯分析儀 10.1.1 使用STP文件建立嵌入式邏輯分析儀 10.1.2 使用MegaWizard Plug-In Manager建立嵌入式邏輯分析儀 10.1.3 SignalTap Ⅱ分析器件編程 10.1.4 查看SignalTap Ⅱ采樣數據 10.2 在SOPC Buildei中使用SignalTap Ⅱ邏輯分析儀 10.3 在DSP Builder中使用SignalTap Ⅱ邏輯分析儀 思考題參考文獻
· · · · · · (收起)