第1章 概述 1．1 低速設計和高速設計的例子 【案例1-1】 簡化的存儲電路模塊 1．1．1 低速設計 1．1．2 高速設計 1．2 如何區分高速和低速 1．3 硬件設計流程 1．3．1 需求分析 1．3．2 概要設計 1．3．3 詳細設計 1．3．4 調試 1．3．5 測試 1．3．6 轉産 1．4 原理圖設計 第2章 高速電路中的電阻、電容、電感和磁珠的選型及應用 2．1 電阻的應用 2．1．1 與電阻相關的經典案例 【案例2-1】 串聯電阻過大，導緻闆間告警失敗 【案例2-2】 電阻額定功率不夠造成的單闆潛在缺陷 【案例2-3】 電阻在時序設計中的妙用 2．1．2 電阻應用要點 2．2 電容的選型及應用 2．2．1 與電容相關的經典案例 【案例2-4】 電容失效導緻低溫下硬盤停止工作 【案例2-5】 多次帶電插拔子闆導緻母闆上鉭電容損壞 【案例2-6】 高速電路中電容應用問題導緻CPU工作不穩定 2．2．2 高速電路設計中電容的作用及分析 【案例2-7】 交流耦閤電容選擇不當引起數據幀齣錯 【案例2-8】 利用0612封裝的電容增強濾波性能 【案例2-9】 LDO電源應用中的濾波電容ESR問題 【案例2-10】 高頻電路中1?F +0．01?F是否能展寬低阻抗頻帶 2．2．3 高速電路設計常用電容及其應用要點 【案例2-11】 陶瓷電容選型錯誤導緻單闆丟數據包 【案例2-12】 根據電路要求進行鉭電容選型 2．2．4 去耦電容和旁路電容 2．3 電感的選型及應用 2．3．1 與電感相關的經典案例 【案例2-13】 LC低通濾波導緻輸齣電源電壓紋波偏大 【案例2-14】 大電流通路PI型濾波造成電壓衰減 2．3．2 高速電路設計中電感的作用 2．3．3 高速電路設計常用電感及其應用要點 2．4 磁珠的選型及應用 2．4．1 磁珠的濾波機理 2．4．2 高速電路設計中磁珠的選型及其應用要點 【案例2-15】 誤用磁珠造成過流保護電路失效 2．4．3 磁珠和電感的比較 第3章 高速電路中的邏輯器件選型及高速邏輯電平應用 3．1 與邏輯器件相關的經典案例 【案例3-1】 邏輯器件輸入端上拉太弱造成帶電插拔監測功能失效 3．2 邏輯器件應用要點 3．2．1 邏輯器件概要 【案例3-2】 邏輯器件驅動能力過強造成信號振鈴 【案例3-3】 同一型號邏輯器件的差異性造成PHY配置錯誤 3．2．2 邏輯器件參數介紹 3．2．3 邏輯器件功耗計算 3．2．4 邏輯器件熱插拔功能介紹 3．2．5 邏輯器件使用中注意事項的總結 3．3 高速邏輯電平應用 3．3．1 高速邏輯電平概述 【案例3-4】 差分對走綫附近信號分布不均衡造成電磁輻射 3．3．2 LVDS邏輯電平介紹及其應用要點 【案例3-5】 空閑輸入引腳處理有誤導緻FPGA檢測到錯誤輸入 3．3．3 LVPECL邏輯電平介紹及其應用要點 3．3．4 CML邏輯電平介紹及其應用要點 3．3．5 高速邏輯電平的比較 3．3．6 高速邏輯電平的互連及其應用要點 第4章 高速電路中的電源設計 4．1 與電源相關的經典案例 【案例4-1】 LDO輸齣電源電平低於設置值 【案例4-2】 電源芯片欠壓保護電路導緻上電時序不滿足設計的要求 【案例4-3】 多電源模塊並聯工作時的均壓措施 4．2 高速電路設計的電源架構 4．2．1 集中式電源架構 4．2．2 分布式電源架構 4．3 高速電路電源分類及其應用要點 4．3．1 LDO電源介紹及其應用要點 【案例4-4】 計算LDO工作時的結溫 【案例4-5】 SENSE功能導緻電源芯片輸齣電壓不穩定 4．3．2 DC／DC電源介紹及其應用要點 【案例4-6】 計算柵極電流 【案例4-7】 MOSFET同時導通導緻MOSFET損壞 【案例4-8】 -48V緩啓電路中MOSFET燒壞 【案例4-9】 基於ADMl066對多路電源實現監控 【案例4-10】 基於LTCl422實現上電速度的控製 【案例4-11】 基於電源芯片實現上電速度的控製 【案例4-12】 基於RC阻容電路實現延時功能 【案例4-13】 上電電流過大引起電感嘯叫 【案例4-14】 輸入電源上電過緩造成輸齣電源上電波形不單調 4．3．3 電源管理 4．3．4 保險管的選型及應用 【案例4-15】 熱插拔單闆的保險管選型第5章 高速電路中的時序設計 5．1 時序設計概述 5．2 時序參數介紹 5．3 源同步係統時序設計 5．3．1 源同步係統時序設計原理 5．3．2 源同步係統時序設計範例一 5．3．3 源同步係統時序設計範例二 5．4 共同時鍾係統時序設計 5．5 源同步係統與共同時鍾係統的比較第6章 高速電路中的復位、時鍾設計 6．1 復位電路設計 6．1．1 與復位電路相關的經典案例 【案例6-1】 主控闆無法通過PCI-X總綫查詢到接口闆 6．1．2 復位設計介紹及其應用要點 【案例6-2】 存儲模塊讀取的錯誤 6．1．3 專用復位芯片的使用 6．2 時鍾電路設計 6．2．1 與時鍾電路相關的經典案例 【案例6-3】 係統時鍾偏快的問題 【案例6-4】PHY寄存器無法讀取的問題 【案例6-5】 高溫流量測試丟包問題 6．2．2 晶體、晶振介紹及其應用要點 【案例6-6】 利用首個時鍾沿啓動組閤邏輯導緻CPU工作不穩定 6．2．3 鎖相環及其應用 【案例6．7】 兩級鎖相環的應用導緻MPC8280的PCI時鍾失鎖 6．2．4 時鍾抖動與相位噪聲第7章 高速電路中的存儲器應用與設計 7．1 與存儲器相關的經典案例 【案例7-1】 時序裕量不足導緻存儲器測試齣錯 7．2 常用存儲器介紹及其應用要點 7．2．1 存儲器概述 7．2．2 SDRAM介紹及其應用要點 7．2．3 DDR SDRAM介紹及其應用要點 【案例7-2】 DLL缺陷造成DDR SDRAM時序齣錯 【案例7-3】 ■不穩定造成存儲器讀寫操作齣錯 7．2．4 DDR2 SDRAM介紹及其應用要點 【案例7-4】 CPU存儲係統不識彆8位內存條的問題 7．2．5 SRAM介紹及其應用要點 【案例7-5】 片選處理不當導緻SRAM數據丟失 7．2．6 FLASH與EEPROM介紹 【案例7-6】 熱插拔導緻單闆FLASH損壞 【案例7-7】 讀取百兆光模塊信息齣錯第8章 高速電路中的PCB及其完整性設計 8．1 與PCB及完整性設計相關的經典案例 【案例8-1】 迴流路徑缺陷對高速信號質量的影響 8．2 PCB層疊結構與阻抗計算 8．2．1 Core和PP 8．2．2 PCB的層疊結構和阻抗設計 8．3 高速電路PCB設計要點 8．3．1 PCB設計與信號完整性 【案例8-2】 傳輸綫的判斷 【案例8-3】 反射的計算 【案例8-4】 DDR SDRAM設計時，終端電阻RIT布放位置的選擇 【案例8-5】 大驅動電流信號對高速數據信號的串擾 【案例8-6】 高速接口器件批次更換造成輻射超標 【案例8-7】 TcK信號齣現迴溝導緻無法通過JTAG接口對CPLD進行加載 8．3．2 PCB設計與電源完整性 8．3．3 PCB設計中的EMC 【案例8-8】 網口指示燈信號綫引發的輻射問題 【案例8-9】 接口芯片與時鍾驅動器共用電源，導緻輻射超標 8．3．4 PCB設計中的ESD防護 【案例8-10】 TVS管布放位置不閤理導緻靜電放電測試失敗 【案例8-11】 GND和HV-GND混用導緻電源控製電路失效 8．3．5 PCB設計與結構、易用性 【案例8-12】 網口指示燈排列順序齣錯 【案例8-13】 網口連接器堆疊方式與易插拔特性 8．3．6 PCB設計與散熱 8．3．7 PCB設計與可測試性參考文獻
· · · · · · (收起)