譯者序
前言
作者簡介
第1章　計算機的基本結構 1
1.1　計算機的類型 1
1.2　功能部件 2
1.2.1　輸入設備 3
1.2.2　存儲器 3
1.2.3　運算器 4
1.2.4　輸齣設備 4
1.2.5　控製器 4
1.3　基本操作概念 4
1.4　數的錶示及算術運算 6
1.4.1　整數 6
1.4.2　浮點數 11
1.5　字符錶示 11
1.6　性能 12
1.6.1　技術 13
1.6.2　並行性 13
1.7　發展曆程 13
1.7.1　第一代計算機 14
1.7.2　第二代計算機 14
1.7.3　第三代計算機 14
1.7.4　第四代計算機 14
1.8　結束語 15
1.9　問題解析 15
習題 16
參考文獻 17
第2章　指令集體係結構 18
2.1　存儲單元和地址 18
2.1.1　按字節尋址能力 19
2.1.2　大端和小端分配 20
2.1.3　字的對齊 20
2.1.4　訪問數和字符 20
2.2　存儲器操作 21
2.3　指令和指令序列 21
2.3.1　寄存器傳送標記 21
2.3.2　匯編語言符號 22
2.3.3　RISC和CISC指令集 22
2.3.4　RISC指令集介紹 23
2.3.5　指令執行和綫性序列 24
2.3.6　轉移 25
2.3.7　生成存儲器地址 26
2.4　尋址方式 26
2.4.1　變量和常數的實現 27
2.4.2　間接和指針 28
2.4.3　變址和數組 29
2.5　匯編語言 32
2.5.1　匯編指示 33
2.5.2　程序的匯編和執行 35
2.5.3　數的錶示 36
2.6　堆棧 36
2.7　子程序 38
2.7.1　子程序嵌套及處理器堆棧 39
2.7.2　參數傳遞 39
2.7.3　堆棧的結構 42
2.8　其他指令 44
2.8.1　邏輯指令 44
2.8.2　移位和循環移位指令 45
2.8.3　乘法和除法 47
2.9　處理32位的立即值 47
2.10　CISC指令集 48
2.10.1　其他尋址方式 49
2.10.2　條件碼 50
2.11　RISC和CISC風格 51
2.12　實例程序 52
2.12.1　嚮量點積程序 52
2.12.2　字符串搜索程序 53
2.13　機器指令的編碼 54
2.14　結束語 56
2.15　問題解析 56
習題 59
第3章　基本輸入/輸齣 63
3.1　訪問I/O設備 63
3.1.1　I/O設備接口 64
3.1.2　程序控製I/O 64
3.1.3　一個RISC風格的I/O程序示例 67
3.1.4　一個CISC風格的I/O程序示例 67
3.2　中斷 68
3.2.1　中斷的允許與禁止 70
3.2.2　處理多颱設備 71
3.2.3　控製I/O設備行為 72
3.2.4　處理器控製寄存器 73
3.2.5　中斷程序示例 74
3.2.6　異常 78
3.3　結束語 79
3.4　問題解析 79
習題 83
第4章　軟件 86
4.1　匯編過程 86
4.2　裝載及執行目標程序 87
4.3　連接程序 88
4.4　庫 88
4.5　編譯器 88
4.5.1　編譯器優化 89
4.5.2　組閤不同語言編寫的程序 89
4.6　調試器 90
4.7　使用高級語言實現輸入/輸齣任務 90
4.8　匯編語言與C語言的交互 92
4.9　操作係統 95
4.9.1　引導程序 96
4.9.2　管理應用程序的執行 96
4.9.3　中斷在操作係統中的使用 97
4.10　結束語 99
習題 99
參考文獻 100
第5章　基本處理部件 101
5.1　一些基本概念 101
5.2　指令的執行 103
5.2.1　Load指令 103
5.2.2　算術及邏輯運算指令 104
5.2.3　Store指令 104
5.3　硬件組件 105
5.3.1　寄存器文件 105
5.3.2　ALU 106
5.3.3　數據通路 106
5.3.4　取指令部分 108
5.4　指令的讀取和執行步驟 109
5.4.1　轉移 111
5.4.2　等待存儲器 113
5.5　控製信號 114
5.6　硬件控製 116
5.6.1　數據通路控製信號 117
5.6.2　存儲器延遲的處理 118
5.7　CICS風格的處理器 118
5.7.1　使用總綫實現互連 119
5.7.2　微程序控製 121
5.8　結束語 122
5.9　問題解析 122
習題 124
第6章　流水綫 127
6.1　基本概念——理想情況 127
6.2　流水綫結構 128
6.3　流水綫問題 129
6.4　數據依賴性 129
6.4.1　操作數轉發 129
6.4.2　用軟件處理數據依賴性 130
6.5　存儲器延遲 131
6.6　轉移延遲 132
6.6.1　無條件轉移 132
6.6.2　條件轉移 133
6.6.3　轉移延遲槽 133
6.6.4　轉移預測 134
6.7　資源限製 136
6.8　性能評估 137
6.8.1　停頓和時間代價的影響 137
6.8.2　流水綫的段數 138
6.9　超標量操作 139
6.9.1　轉移和數據依賴性 140
6.9.2　無序執行 141
6.9.3　執行完成 141
6.9.4　調度操作 142
6.10　CISC處理器中的流水綫 143
6.10.1　ColdFire處理器中的流水綫 144
6.10.2　Intel處理器中的流水綫 144
6.11　結束語 144
6.12　問題解析 145
習題 146
參考文獻 148
第7章　輸入/輸齣組織結構 149
7.1　總綫結構 149
7.2　總綫操作 150
7.2.1　同步總綫 150
7.2.2　異步總綫 152
7.2.3　電氣考慮 154
7.3　總綫仲裁 154
7.4　接口電路 156
7.4.1　並行接口 156
7.4.2　串行接口 159
7.5　互連標準 161
7.5.1　通用串行總綫 162
7.5.2　火綫 164
7.5.3　PCI總綫 165
7.5.4　SCSI總綫 168
7.5.5　SATA 169
7.5.6　SAS 169
7.5.7　PCI Express 169
7.6　結束語 170
7.7　問題解析 170
習題 172
參考文獻 173
第8章　存儲器係統 174
8.1　基本概念 174
8.2　半導體隨機存儲器 175
8.2.1　存儲器芯片的內部組織結構 176
8.2.2　靜態存儲器 177
8.2.3　動態隨機存儲器 178
8.2.4　同步動態隨機存儲器 180
8.2.5　大容量存儲器的結構 182
8.3　隻讀存儲器 184
8.3.1　ROM 184
8.3.2　PROM 185
8.3.3　EPROM 185
8.3.4　EEPROM 185
8.3.5　閃存 186
8.4　直接存儲器訪問 186
8.5　存儲器層次結構 188
8.6　高速緩存 189
8.6.1　映射功能 190
8.6.2　替換算法 193
8.6.3　映射技術的例子 194
8.7　性能因素 196
8.7.1　命中率和失效開銷 196
8.7.2　處理器芯片上的高速緩存 198
8.7.3　其他改進 198
8.8　虛擬存儲器 200
8.9　存儲器管理需求 203
8.10　輔助存儲器 204
8.10.1　磁盤 204
8.10.2　光盤 208
8.10.3　磁帶係統 211
8.11　結束語 212
8.12　問題解析 212
習題 215
參考文獻 217
第9章　算術運算 218
9.1　有符號數加減法 218
9.2　快速加法器設計 220
9.3　無符號數乘法 224
9.3.1　陣列乘法器 224
9.3.2　順序電路乘法器 225
9.4　有符號數乘法 227
9.5　快速乘法 229
9.5.1　乘數位偶重編碼 229
9.5.2　求和項的進位保留加法 229
9.5.3　使用3-2簡化器的求和項加法樹 231
9.5.4　使用4-2簡化器的求和項加法樹 233
9.5.5　快速乘法總結 234
9.6　整數除法 234
9.7　浮點數及其運算 236
9.7.1　浮點數算術運算 238
9.7.2　保護位與截取 239
9.7.3　浮點操作的實現 240
9.8　十進製數到二進製數的轉換 242
9.9　結束語 242
9.10　問題解析 243
習題 245
參考文獻 248
第10章　嵌入式係統 249
10.1　嵌入式係統實例 249
10.1.1　微波爐 249
10.1.2　數碼照相機 251
10.1.3　傢用遙測技術 252
10.2　嵌入式應用中的微控製器芯片 252
10.3　一個簡單的微控製器 253
10.3.1　並行I/O接口 253
10.3.2　串行I/O接口 256
10.3.3　計數器/定時器 256
10.3.4　中斷控製機製 258
10.3.5　編程實例 258
10.4　反應定時器——?一個完整的實例 261
10.5　傳感器與執行器 264
10.5.1　傳感器 264
10.5.2　執行器 266
10.5.3　應用實例 266
10.6　微控製器係列 267
10.6.1　基於Intel 8051的微控製器 268
10.6.2　Freescale微控製器 268
10.6.3　ARM微控製器 269
10.7　設計問題 269
10.8　結束語 271
習題 271
參考文獻 273
第11章　片上係統——案例研究 274
11.1　FPGA的實現 274
11.1.1　FPGA器件 275
11.1.2　處理器的選擇 275
11.2　計算機輔助設計工具 275
11.3　鬧鍾示例 279
11.3.1　係統的用戶視圖 279
11.3.2　係統的定義和生成 279
11.3.3　電路實現 281
11.3.4　應用軟件 281
11.4　結束語 287
習題 287
參考文獻 288
第12章　並行處理及性能 289
12.1　硬件多綫程 289
12.2　嚮量（SIMD）處理 290
12.3　共享存儲器的多處理器 292
12.4　高速緩存一緻性 295
12.4.1　直接寫協議 295
12.4.2　寫迴協議 296
12.4.3　監聽高速緩存 296
12.4.4　基於目錄的高速緩存一緻性 297
12.5　消息傳遞多計算機 298
12.6　多處理器並行編程 298
12.7　性能建模 300
12.8　結束語 301
習題 301
參考文獻 302
附錄A　邏輯電路 303
附錄B　Altera Nios II處理器 344
附錄C　ColdFire處理器 371
附錄D　ARM處理器 397
附錄E　Intel IA-32體係結構 431
索引 461
· · · · · · (收起)