《兼容ARM9的软核处理器设计:基于FPGA》介绍如何使用硬件描述语言Verilog进行FPGA设计。通过阅读《兼容ARM9的软核处理器设计:基于FPGA》，可以自行设计一个32位的RISC架构处理器——兼容市面上流行的ARM9微处理器。《兼容ARM9的软核处理器设计:基于FPGA》不仅详细介绍了Verilog HDL的语法，而且独具匠心地介绍了如何使用这种精简的语言进行成熟作品的设计。这也是《兼容ARM9的软核处理器设计:基于FPGA》相对于其他类似图书的首次尝试。《兼容ARM9的软核处理器设计:基于FPGA》以Verilog RTL设计为核心，从第1章建立Verilog RTL设计模型开始，到最后一章能够对Linux操作系统进行仿真。通过《兼容ARM9的软核处理器设计:基于FPGA》可以切实掌握基于ARM9的数字电路设计流程，并能够利用成熟的MCU软件设计工具生成BIN文件，通过BIN文件和一个只有1800行的兼容ARM9处理器内核，快速完成FPGA设计。
具体描述
读后感
评分
评分
评分
评分
用户评价
关键的一章，反复读了几次，算是有点明白CPU的流水线了。不过，现在简单的CPU都有pipeline, 更高级的cache就没有，估计得看OpenRisc了。
评分关键的一章，反复读了几次，算是有点明白CPU的流水线了。不过，现在简单的CPU都有pipeline, 更高级的cache就没有，估计得看OpenRisc了。
评分不太建议看这本书。这本书跳跃性较大。而且实现的ARM9是一个很简单基础的指令及部分，能做基本的UART收发器。这本书内容难度曲线也不够平滑，例如一上来就讲流水线的设计，而不是先从单周期单指令发射的最简单的CPU开始一步一步讲起。这本书更适合已经对ARM9系列的单片机例如STM32非常了解，并且精通用汇编给STM32编程的同学来读。
评分关键的一章，反复读了几次，算是有点明白CPU的流水线了。不过，现在简单的CPU都有pipeline, 更高级的cache就没有，估计得看OpenRisc了。
评分关键的一章，反复读了几次，算是有点明白CPU的流水线了。不过，现在简单的CPU都有pipeline, 更高级的cache就没有，估计得看OpenRisc了。
相关图书
本站所有内容均为互联网搜索引擎提供的公开搜索信息，本站不存储任何数据与内容，任何内容与数据均与本站无关，如有需要请联系相关搜索引擎包括但不限于百度，google,bing,sogou 等
© 2025 book.quotespace.org All Rights Reserved. 小美书屋 版权所有