Vivado入門與FPGA設計實例 pdf epub mobi txt 電子書 下載2025

想要找書就要到 小美書屋

立刻按 ctrl+D收藏本頁

你會得到大驚喜!!

《Vivado入門與FPGA設計實例》以Xilinx公司的Vivado FPGA設計套件為軟件平颱，以依元素科技有限公司的EGO1 Aritix-7實驗闆卡為硬件平颱，將硬件描述語言Verilog HDL與FPGA設計實例相結閤，係統介紹瞭利用Vivado和Verilog HDL進行數字電路設計和FPGA開發的方法與流程。

《Vivado入門與FPGA設計實例》主要內容包括硬件開發平颱介紹、Vivado軟件平颱介紹、FPGA設計實例、組閤邏輯電路設計實例、時序邏輯電路設計實例、數字邏輯設計和接口實例及數字邏輯綜閤實驗。

《Vivado入門與FPGA設計實例》將Verilog HDL的語法講解融入大量的FPGA設計實例中，內容由淺入深、循序漸進、係統全麵，易於讀者掌握Verilog HDL和FPGA設計方法。

《Vivado入門與FPGA設計實例》不僅可作為高等學校電子信息類、電氣信息類、自動化類等專業的本科生教材，也可以作為數字電路設計工程師和技術人員的參考用書。

廉玉欣，博士，教授，哈爾濱工業大學電氣工程及自動化學院電子學實驗室主任，編寫教材《基於Xilinx Vivado的數字邏輯實驗教程》《電子技術基礎實驗教程》。參與“構建電工電子基礎課程研究性教學體係，強化培養學生工程實踐能力和創新精神”項目，獲高教類2014年***教學成果奬。

第1章 硬件開發平颱介紹 （1）
1．1 Xilinx FPGA器件 （1）
1．1．1 Xilinx公司簡介 （1）
1．1．2 Xilinx的FPGA器件係列 （1）
1．2 EGO1實驗闆卡 （4）
1．2．1 EGO1實驗闆卡概述 （4）
1．2．2 闆卡使用注意事項 （4）
1．2．3 EGO1實驗闆卡用戶手冊 （5）
1．3 EGO1實驗闆卡測試流程 （19）
1．4 EGO1實驗闆卡的引腳約束 （20）
第2章 Vivado軟件平颱介紹 （25）
2．1 Vivado設計套件 （25）
2．1．1 Vivado軟件安裝流程 （25）
2．1．2 IP封裝器、IP集成器和可擴展IP目錄 （29）
2．1．3 標準化XDC約束文件 （30）
2．1．4 工程命令語言 （31）
2．1．5 Vivado設計套件的啓動方法 （31）
2．1．6 Vivado設計套件的界麵 （31）
2．2 FPGA設計流程 （36）
2．2．1 Vivado套件的設計流程 （36）
2．2．2 設計綜閤流程 （39）
2．2．3 設計實現流程 （41）
2．3 硬件描述語言 （43）
2．3．1 VHDL簡介 （44）
2．3．2 Verilog HDL簡介 （47）
第3章 FPGA設計實例 （53）
3．1 74係列IP封裝設計實例 （53）
3．1．1 IP核分類 （53）
3．1．2 IP封裝實驗流程 （54）
3．2 基於原理圖的設計實例―全加器 （66）
3．2．1 全加器實驗原理 （66）
3．2．2 實驗步驟 （67）
3．3 基於Verilog HDL的設計實例―流水燈 （79）
3．3．1 設計要求 （79）
3．3．2 操作步驟 （79）
第4章 組閤邏輯電路設計實例 （89）
4．1 邏輯門電路 （89）
4．1．1 基本及常用的邏輯門 （89）
4．1．2 與非門電路的簡單應用 （94）
4．2 多路選擇器 （96）
4．2．1 2選1多路選擇器 （96）
4．2．2 4選1多路選擇器 （97）
4．2．3 4位2選1多路選擇器 （100）
4．2．4 74LS253的IP核設計及應用 （102）
4．2．5 74LS151的IP核設計 （104）
4．3 數值比較器 （105）
4．3．1 4位二進製數值比較器 （106）
4．3．2 74LS85的IP核設計及應用 （108）
4．3．3 利用數據選擇器74LS151設計2位比較器 （111）
4．4 譯碼器 （112）
4．4．1 3-8綫譯碼器 （112）
4．4．2 74LS138的IP核設計及應用 （114）
4．4．3 顯示譯碼器 （116）
4．5 編碼器 （121）
4．5．1 二進製普通編碼器 （121）
4．5．2 二進製優先編碼器 （122）
4．5．3 中規模集成8-3綫優先編碼器74LS148的IP核設計 （124）
4．6 編碼轉換器 （126）
4．6．1 二進製-BCD碼轉換器 （126）
4．6．2 格雷碼轉換器 （129）
4．7 加法器 （130）
4．7．1 半加器 （131）
4．7．2 全加器 （131）
4．7．3 4位全加器 （132）
4．8 減法器 （135）
4．8．1 半減器 （135）
4．8．2 全減器 （135）
4．9 乘法器 （138）
4．10 除法器 （141）
第5章 時序邏輯電路設計實例 （144）
5．1 鎖存器和觸發器 （144）
5．1．1 鎖存器 （144）
5．1．2 觸發器 （145）
5．1．3 74LS74的IP核設計及應用 （150）
5．2　寄存器 （152）
5．2．1　基本寄存器 （152）
5．2．2　移位寄存器 （155）
5．2．3 74LS194的IP核設計及應用 （161）
5．3　計數器 （163）
5．3．1　二進製計數器 （163）
5．3．2　N進製計數器 （166）
5．3．3　任意波形的實現 （171）
5．3．4　74LS161的IP核設計及應用 （173）
5．4　脈衝寬度調製 （177）
5．5　時序邏輯電路綜閤設計 （179）
第6章　數字邏輯設計和接口實例 （186）
6．1　有限狀態機 （186）
6．1．1　Moore狀態機和Mealy狀態機 （186）
6．1．2　有限狀態機設計例程 （186）
6．2　最大公約數 （197）
6．2．1　GCD算法 （198）
6．2．2　改進的GCD算法 （205）
6．3　整數平方根 （208）
6．3．1　整數平方根算法 （209）
6．3．2 改進的整數平方根算法 （216）
6．4　存儲器 （219）
6．4．1　隻讀存儲器 （219）
6．4．2　分布式的存儲器 （222）
6．5　VGA控製器 （225）
6．5．1　VGA的時序 （226）
6．5．2　VGA控製器實例 （227）
6．6　鍵盤和鼠標接口 （246）
6．6．1　鍵盤 （248）
6．6．2　鼠標 （251）
第7章 數字邏輯綜閤實驗 （259）
7．1　數字鍾 （259）
7．2　數字頻率計 （268）
7．3　7段數碼管滾動顯示號碼 （272）
7．4　電梯控製器 （276）
參考文獻 （282）
· · · · · · (收起)