信號完整性與電源完整性分析(第二版) pdf epub mobi txt 電子書 下載2025

想要找書就要到 小美書屋

立刻按 ctrl+D收藏本頁

你會得到大驚喜!!

前言

從本書第一版齣版至今，信號完整性的原理並未發生改變。發生變化的是隨著高速鏈路的大量應用，電源完整性正在成為開發新産品能夠成功還是失敗的關鍵角色。

除瞭在大多數章節，尤其是在差分對和損耗章節中充實瞭許多內容和示例之外，第二版新增瞭兩章，目的是針對當今的工程師和設計師們的實際需求提供一個堅實的基礎。

第12章是新增的一章，深入介紹瞭在信號完整性中如何使用S參數。隻要你遇到的是高速鏈路問題，就會接觸到S參數。由於采用的是高速數字設計師們所不熟悉的頻域語言錶示，常常令人望而生畏。正如本書的所有章節，第12章提供瞭一個理解這一格式的堅實基礎，以便讓所有工程師可以充分利用S參數的強大功能。

新增的另一章是關於電源完整性的第13章。這一問題不斷進入設計工程師的視野。對於高速應用，電源分配路徑的互連不僅僅影響著電源配送，而且影響著信號的返迴路徑，以及電磁兼容測試認證能否通過。

我們從最基本的內容齣發，討論電源分配互連的角色，分析不同的設計和工藝如何影響電源分配網絡性能的優劣。介紹平麵阻抗的基本原理、擴散電感、去耦電容器、電容器的迴路電感等。這些有價值的感悟將有助於培養工程師的直覺，從而使他們能夠運用自己的創造力去綜閤齣新的設計。在實現一個新創意的過程中，與設計密不可分的工作是性能分析。通過分析，可以找齣性能與價格的摺中方案，修整齣完美的PDN阻抗麯綫。

如果你是信號完整性方麵的一位新手，那麼本書將是你的入門教材。籍此奠定一個堅實的基礎，從此可以使你的信號完整性設計做到首次成功！次次成功！

第一版前言

“一切都應該盡可能簡單，而不隻是簡單一點。”

——阿爾伯特愛因斯坦通常，人們一提到印製電路闆和集成電路封裝設計，常常會想到電路設計、版圖設計、CAD工具、熱傳導、機械工程和可靠性分析等。隨著現代數字電子係統突破1GHz的壁壘，PCB闆級設計和集成電路封裝設計必須考慮信號完整性（SI）和電氣性能問題。

凡是介入物理設計的人都會不同程度地左右産品的性能。所有的設計師都應該瞭解自己的設計如何影響信號完整性，至少可以做到與信號完整性專業的工程師進行技術上的溝通。

傳統的設計方法學是：根據要求研製産品樣機，然後進行測試和調試。如今，産品的上市時間和産品的成本、性能同等重要，采用傳統做法的效率將很低。因為，一個設計如果在開始階段不考慮信號完整性，就很難做到首件産品一次成功。

在當今的“高速“世界裏，從電氣性能的角度看，封裝和互連對於信號不再是暢通和透明的，因此需要新的設計方法學，以保證産品設計的一次成功率。這種新設計方法學的本質是立足於可預見性的。為此，首先要盡量應用已經成熟的來自工程經驗積纍的設計規則，其次要用量化的手段對期望的産品性能進行預估。這種工程設計途徑與猜測途徑不同，工程途徑中要充分利用4種重要的技術工具：經驗法則、解析近似、數值仿真和實際測量。在設計仿真過程中，還要盡可能早一點對産品的性能和成本進行評估和摺中。設計早期進行分析和摺中處理，對上市時間、産品成本和風險的影響最大。解決問題的途徑可以歸結為：首先分析信號完整性問題的起源，然後利用教材提供的工具找齣最優的解決方案，並加以驗證。

設計過程是充滿直覺的過程，解決問題的靈感源自想象力和創造性的神秘世界。人們頭腦中首先湧現齣一個好主意，然後憑藉技術訓練中提供的分析能力，就能進一步將這個好主意變成解決問題的實際方案。方案的最終驗證肯定要進行計算機仿真，但是它畢竟代替不瞭我們的直覺能力。相反，隻有對工作機理、原理、定義和各種可能性的深入掌握，纔有可能湧現齣一個好的問題解決方案。所以，為瞭做到能通過直覺推斷去尋找問題答案，需要不斷地提高理解力和想象力。

這本教材強調的是培養解決問題的直覺途徑。全書內容的安排就是為瞭使讀者能掌握從芯片、封裝、電路闆、連接件到連綫電纜的所有互連設計及所用材料對電氣特性的影響。

商業報導中不完整甚至矛盾的描述使不少人感到睏惑，這些人可以把本書當成學習的入門起點。而那些對電子設計比較有經驗的人，也可以通過本書的學習，最終理解數學公式的真正物理含義。

本書從最基本的參數術語齣發進行論述。例如，傳輸綫阻抗是一段互連的基本電氣特徵，它描述瞭信號感受到的互連電氣特徵及信號與互連之間的相互作用。大多數信號完整性的問題來自對3個參數之間的混淆：阻抗、特性阻抗及信號所遇到的瞬時阻抗。甚至對於有經驗的工程師而言，這三者的區彆也很重要。本書沒有使用復雜的數學描述，而是直接將這些概念及其含義介紹給讀者。

進一步，我們在基本層麵上為讀者介紹一些新的專題。在其他大多數信號完整性書籍中並不涉及這個層次。這些專題包括：局部電感（有彆於迴路電感）、地彈和電磁乾擾起因、阻抗、傳輸綫突變、差分阻抗、有損綫衰減導緻眼圖塌陷等。關注這類研究對於新的高速互連方案是至關重要的。

工程師為瞭能盡快找到解決問題的最佳方案，除瞭深入掌握基本原理之外，必須擁有實用的商業化技術工具。這些工具一般分為兩類：分析型工具和測量型工具。分析型工具的基礎是計算，測量型工具通過測量完成錶徵與描述。本書介紹瞭許多種這樣的工具，給齣它們的使用指南和具體參數值的示例。

目前有3類分析工具：經驗法則、解析近似和數值仿真。它們的準確度和難度各不相同。每一個都很有用，適用於不同場閤。每個工程師都應該將這些工具留存備用。

經驗法則的例子包括“單位長度綫段的自感約為25nH/in”。如果最需要的是快速求解而不是準確求解，這些經驗法則就顯得特彆適用。

絕大多數場閤下，信號完整性中的公式隻給齣定義或近似錶示。解析近似對於開拓設計空間、兼顧設計難度和性能指標是必要的。然而，隨意過分的近似是有風險的。人們一般不會同意在近似程度未知的前提下，安排1個月的時間，冒險用1萬美元的代價去製作印製電路闆（PCB）。

如果設計簽發（signoff）時要求給齣準確的結果，就必須用到數值仿真工具。在過去的幾年裏已經研製成功一代全新的工具，這些新工具非常好用又很準確。它們可以預估特性阻抗、串擾和任意截麵傳輸綫的差分阻抗，也可以仿真齣任意一種終端端接對信號的可能影響。使用新一代的工具不需要很高的學曆，任何一個工程師都能從中受益。

數值仿真的質量唯一地取決於元器件電氣描述的質量，即等效電路模型。工程師們都學過信號處理用的門電路模型，但是很少考慮過互連的電路模型。15年以前，互連對於信號還是暢通透明的，那時把互連看成理想的導綫，既沒有阻抗，也沒有時延。考慮瞭這些參數項之後，就需要將它們錶示成集總寄生參數。

目前高速數字係統的時鍾已經超過100MHz，信號完整性問題使首件産品很難做到一次成功。真實的導綫，包括鍵閤綫、封裝引綫、芯片引腳、電路闆走綫、連接件、連綫電纜等，都是造成信號完整性問題的根源。為此，必須充分理解這些“模擬電路”效應，通過針對性設計設定參數值，進行全麵的係統級仿真，然後再去製作硬件。這樣就有可能製作齣魯棒性好的産品，並盡快推嚮市場。

本書從各種常見的係統中選取瞭一些示例，其內容涉及芯片內互連、鍵閤綫、倒裝芯片裝連、多層電路闆、DIP、PGA、BGA、QFP、MCM等接插件及電纜，書中介紹的工具有助於設計工程師和項目負責人瞭解包括它們在內的係統仿真技術，更好地理解芯片封裝、電路闆、連接件等無源元件。

Eric Bogatin在信號完整性領域，包括基本原理、測量技術和分析工具等方麵舉辦過多期短期課程，目前為GigaTest實驗室首席技術主管。

李玉山，西安電子科技大學教授，教育部“超高速電路設計與電磁兼容”重點實驗室學術委員會副主任。主持完成1項國傢863計劃和4項國傢自然科學基金項目；主持製定中國電子行業標準3部；獲省部級奬勵10項。在IEEE Trans.上發錶長文12篇；正式齣版教材/專著/譯著12部。研究方嚮：高速電路設計與信號完整性分析，EDA技術及軟件研發。

第1章信號完整性分析概論
1.1信號完整性的含義
1.2單一網絡的信號質量
1.3串擾
1.4軌道塌陷噪聲
1.5電磁乾擾
1.6信號完整性的兩個重要推論
1.7電子産品的趨勢
1.8新設計方法學的必要性
1.9一種新的産品設計方法學
1.10仿真
1.11模型與建模
1.12通過計算創建電路模型
1.13三種測量技術
1.14測量的作用
1.15小結
第2章時域與頻域
2.1時域
2.2頻域中的正弦波
2.3在頻域解決問題
2.4正弦波的特徵
2.5傅裏葉變換
2.6重復信號的頻譜
2.7理想方波的頻譜
2.8從頻域逆變換到時域
2.9帶寬對上升邊的影響
2.10上升邊與帶寬
2.11“有效”的含義
2.12實際信號的帶寬
2.13時鍾頻率與帶寬
2.14測量的帶寬
2.15模型的帶寬
2.16互連的帶寬
2.17小結
第3章阻抗與電氣模型
3.1用阻抗描述信號完整性
3.2阻抗的含義
3.3實際的與理想的電路元件
3.4時域中理想電阻器的阻抗
3.5時域中理想電容器的阻抗
3.6時域中理想電感器的阻抗
3.7頻域中的阻抗
3.8等效電路模型
3.9電路理論和SPICE
3.10建模簡介
3.11小結
第4章電阻的物理基礎
4.1將物理設計轉化為電氣性能
4.2互連電阻的最佳近似式
4.3體電阻率
4.4單位長度電阻
4.5方塊電阻
4.6小結
第5章電容的物理基礎
5.1電容器中的電流流動
5.2球麵電容
5.3平行闆近似式
5.4介電常數
5.5電源、地平麵及去耦電容
5.6單位長度電容
5.7二維場求解器
5.8有效介電常數
5.9小結
第6章電感的物理基礎
6.1電感是什麼
6.2電感法則之一：電流周圍會形成閉閤磁力綫圈
6.3電感法則之二：電感是導體電流1A時周圍的磁力綫匝韋伯數
6.4自感和互感
6.5電感法則之三：周圍磁力綫匝數改變時導體兩端産生感應電壓
6.6局部電感
6.7有效電感、總電感或淨電感及地彈
6.8迴路自感和迴路互感
6.9電源分配網絡和迴路電感
6.10每方塊迴路電感
6.11平麵對與過孔的迴路電感
6.12有齣砂孔區域的平麵迴路電感
6.13迴路互感
6.14多個電感器的等效電感
6.15電感分類
6.16電流分布及集膚深度
6.17高導磁率材料
6.18渦流
6.19小結
第7章傳輸綫的物理基礎
7.1不再使用“地”這個詞
7.2信號
7.3均勻傳輸綫
7.4銅中電子的速度
7.5傳輸綫上信號的速度
7.6前沿的空間延伸
7.7“我若是信號”
7.8傳輸綫的瞬時阻抗
7.9特性阻抗與可控阻抗
7.10常見的特性阻抗
7.11傳輸綫的阻抗
7.12傳輸綫的驅動
7.13返迴路徑
7.14返迴路徑參考平麵的切換
7.15傳輸綫的一階模型
7.16特性阻抗的近似計算
7.17用二維場求解器計算特性阻抗
7.18n節集總電路模型
7.19特性阻抗隨頻率的變化
7.20小結
第8章傳輸綫與反射
8.1阻抗突變處的反射
8.2為什麼會有反射
8.3阻性負載的反射
8.4驅動器的內阻
8.5反彈圖
8.6反射波形仿真
8.7用TDR測量反射
8.8傳輸綫及非故意突變
8.9多長需要端接
8.10點到點拓撲的通用端接策略
8.11短串聯傳輸綫的反射
8.12短並聯傳輸綫的反射
8.13容性終端的反射
8.14走綫中途容性負載的反射
8.15中途容性時延纍加
8.16拐角和過孔的影響
8.17有載綫
8.18感性突變的反射
8.19補償
8.20小結
第9章有損綫、上升邊退化與材料特性
9.1有損綫的不良影響
9.2傳輸綫中的損耗
9.3損耗源：導綫電阻與趨膚效應
9.4損耗源：介質
9.5介質耗散因子
9.6耗散因子的真實含義
9.7有損傳輸綫建模
9.8有損傳輸綫的特性阻抗
9.9有損傳輸綫中的信號速度
9.10衰減與dB
9.11有損綫上的衰減
9.12頻域中有損綫特性的度量
9.13互連的帶寬
9.14有損綫的時域行為
9.15改善傳輸綫眼圖
9.16預加重與均衡化
9.17小結
第10章傳輸綫的串擾
10.1疊加
10.2耦閤源：電容和電感
10.3傳輸綫串擾：NEXT與FEXT
10.4串擾模型
10.5SPICE電容矩陣
10.6麥剋斯韋電容矩陣與二維場求解器
10.7電感矩陣
10.8均勻傳輸綫上的串擾和飽和長度
10.9容性耦閤電流
10.10感性耦閤電流
10.11近端串擾
10.12遠端串擾
10.13減小遠端串擾
10.14串擾仿真
10.15防護布綫
10.16串擾與介電常數
10.17串擾與時序
10.18開關噪聲
10.19降低串擾的措施
10.20小結
第11章差分對與差分阻抗
11.1差分信令
11.2差分對
11.3無耦閤時的差分阻抗
11.4耦閤的影響
11.5差分阻抗的計算
11.6差分對返迴電流的分布
11.7奇模與偶模
11.8差分阻抗與奇模阻抗
11.9共模阻抗與偶模阻抗
11.10差分／共模信號與奇模／偶模電壓分量
11.11奇模／偶模速度與遠端串擾
11.12理想耦閤傳輸綫或理想差分對模型
11.13奇模及偶模阻抗的測量
11.14差分及共模信號的端接
11.15差分信號嚮共模信號轉化
11.16電磁乾擾和共模信號
11.17差分對的串擾
11.18跨越返迴路徑中的間隙
11.19是否要緊耦閤
11.20根據電容和電感矩陣元素計算奇模及偶模
11.21特性阻抗矩陣
11.22小結
第12章S參數在信號完整性中的應用
12.1一種新基準：S參數
12.2S參數的定義
12.3S參數的基本公式
12.4S參數矩陣
12.5返迴及插入損耗仿真
12.6互連的透明度
12.7改變端口阻抗
12.850Ω均勻傳輸綫S21的相位
12.9均勻傳輸綫S21的幅值
12.10傳輸綫之間的耦閤
12.11非50Ω傳輸綫的插入損耗
12.12S參數的擴展
12.13單端及差分S參數
12.14差分插入損耗
12.15模態轉化項
12.16轉換為混模S參數
12.17時域和頻域
12.18小結
第13章電源分配網絡
13.1PDN的問題
13.2問題的根源
13.3PDN最重要的設計準則
13.4如何確定目標阻抗
13.5不同産品對PDN的要求不同
13.6PDN工程化建模
13.7穩壓模塊
13.8用SPICE仿真阻抗
13.9片上電容
13.10封裝屏障
13.11未加去耦電容器的PDN
13.12多層陶瓷電容器（MLCC）
13.13等效串聯電感
13.14迴路電感的解析近似
13.15電容器裝連的優化
13.16電容器的並聯
13.17添加電容器降低並聯諧振峰值
13.18電容器容值的選取
13.19電容器個數的估算
13.20每nH電感的成本
13.21靠個數多還是選閤適值
13.22修整阻抗麯綫的頻域目標阻抗法
13.23何時要考慮每pH的電感
13.24位置的重要性
13.25擴散電感的製約
13.26從芯片看過去
13.27綜閤效果
13.28小結
附錄A100條使信號完整性問題最小化的通用設計規則
附錄B100條估計信號完整性效應的經驗法則
附錄C
參考文獻
· · · · · · (收起)